如果晶振布置在了线路板边缘，当产品放置于辐射发射的测试环境中时，被测产品的高速器件与实验室中参考地会形成一定的容性耦合，产生寄生电容，导致出现共模辐射，寄生电容越大，共模辐射越强；而寄生电容实质就是晶体与参考地之间的电场分布，当两者之间电压恒定时，两者之间电场分布越多，两者之间电场强度就越大，寄生电容也会越大。
晶振在PCB边缘与在PCB中间时电场分布如下：
从图中可以看出，当晶振布置在PCB中间，或离PCB边缘较远时，由于PCB中工作地（GND）平面的存在，使大部分的电场控制在晶振与工作地之间，即在PCB内部，分布到参考接地板的电场大大减小，导致辐射就降低了。
PCB针对晶振布线建议：
鉴于高速的印制线或器件与参考接地板之间的容性耦合，会产生EMI问题，敏感印制线或器件布置在PCB边缘会产生抗扰度问题。 如果设计中由于其他一些原因一定要布置在PCB边缘，那么可以在印制线边上再布一根工作地线，并多增加过孔将此工作地线与工作地平面相连。
将晶振内移，使其距离PCB边缘至少1cm以上，并在PCB表层离晶振1cm的范围内敷铜，同时把表层的铜通过过孔与PCB地平面相连。
拓展阅读：
电磁辐射干扰电磁辐射是指电流通过导线时产生的电磁场向周围空间传播的现象。当晶振放置在PCB边缘时，由于距离较近，其容易受到其他电路元件产生的电磁辐射的干扰。这种干扰会导致晶振频率的偏移，进而影响整个电路的稳定性和可靠性。
机械振动干扰PCB边缘处往往存在机械振动的可能，例如设备的震动、外界的冲击等。晶振作为一种微小而脆弱的元器件，对机械振动非常敏感。如果晶振放置在PCB边缘，其容易受到机械振动的影响，从而导致晶振频率的变化，进而影响整个电路的正常工作。
温度变化干扰PCB边缘处与外界环境接触更为紧密，因此容易受到外界温度的影响。晶振的工作稳定性和频率都与温度密切相关。如果晶振放置在PCB边缘，其容易受到外界温度变化的干扰，从而导致晶振频率的偏移，进而影响整个电路的性能。
了解更多晶振相关资讯，请点击晶诺威官网以下链接：
- 如何减少辐射对时钟信号的干扰？
- 如何降低电磁对晶振时钟信号的干扰
- 晶振频率受干扰的不良现象和解决方案
- PCB晶振布线抗干扰（EMI)设计介绍
- 为何说提供时钟信号的晶振是数字电路的心脏？
- PCB设计中晶振时钟信号电路介绍
- 晶振PCB正确布线需要哪些注意事项？
- 从软件角度看晶振的作用及MCU工作流程
- EMC测试项目及电磁波对晶振的影响
- 晶振受电磁干扰的解决方案
- 晶振到芯片的距离为何越近越好？
- 如何选择高品质晶振生产厂家？
- 晶振振荡电路中负性阻抗到底是什么？
- 你对晶振的激励功率了解有多少？
- 晶振的激励功率怎么设定
- 有源晶振的输出波形分类和应用介绍
- 晶振输出波形和电路形式介绍
- 有源晶振电路设计：如何降低噪音
- 振荡电路的工作原理介绍
